DSP56001 호환 DSP 코어
24-bit 고정소수점 DSP — 개발 진행 중
DSP IP
개요
DSP56001은 생산이 끝난 뒤에도 오디오·산업 장비 안에 오래 남아 있는 부품입니다. 이 코어는 그 공백을 겨냥해 24-bit 고정소수점 아키텍처에 56-bit 누산기 2개, X·Y 데이터 버스와 프로그램 버스 분리, 모듈로·비트리버스 어드레싱을 갖춘 주소 생성기를 구현했습니다.
검증 원칙은 자체 가정이 아니라 정품 툴 출력과 대조하는 것입니다. 명령어 인코딩을 공식 모토로라 어셈블러와 레퍼런스 어셈블러의 리스팅 4종과 바이트 단위로 대조해 97.6~99.2 % 커버리지에 도달했고, 그중 2종은 불일치 0건입니다. 재구축한 데이터패스(디코더·ALU·주소생성기·시퀀서)는 실제 DSP 커널을 실행하며 FIR 필터가 비트 정확한 결과를 냅니다.
| 명령어 세트 | 모토로라 DSP56000/56001, 24-bit 인코딩 |
|---|---|
| 데이터패스 | 24-bit 고정소수점, 56-bit 누산기 2개(A/B), MAC |
| 버스 | X · Y 데이터 버스와 프로그램 버스 분리 |
| 현재 단계 | 개발 진행 중 — 인코딩 대조 검증 완료, 범위는 협의 후 확정 |
Deliverables
라이선스 시 제공
- 합성 가능한 Verilog RTL 및 통합 래퍼
- cycle-accurate 레퍼런스 모델 및 등가성 검증기
- 풀체인 테스트벤치 (clean / correct / UE / pad 벡터)
- 데이터시트 · 매뉴얼 · 통합 가이드 (요청 시 제공)
검증 대상 툴체인: Intel/Altera (Quartus) · AMD/Xilinx (Vivado) · ASIC — 공정 이식 가능 RTL
Engagement
협업 방식
01
IP 라이선스
검증된 IP를 그대로 라이선스합니다. 합성 가능 RTL과 검증 환경, 통합 가이드를 함께 제공합니다.
02
커스텀 개발
요구도에 맞춰 IP를 수정·확장합니다. 인터페이스 계층부터 직접 설계하므로 특수 요구도 수용이 가능합니다.
03
공동개발 · 국책과제
체계 요구도에 맞춘 반도체·펌웨어 공동 개발과 국책과제 참여를 수행합니다. 범위와 조건은 협의 후 결정합니다.
More IP
다른 보유 IP
Controller
SSD 컨트롤러
단일 컨트롤러로 1.44MB ~ 16TB
Interface IP
SATA 6Gbps Link / Transport
SATA Gen3 국산 인터페이스 IP
Interface IP
UFS 호스트 컨트롤러 (AXI4)
JEDEC UFSHCI 3.0 호스트 컨트롤러 — 순수 RTL
ECC
156-bit BCH ECC
t = 8 … 156 파라메트릭 BCH 코덱
ECC
QC-LDPC 오류정정
3D NAND TLC / QLC용 연판정 오류정정
Security IP
PBKDF2-HMAC 키 유도
비밀번호 → 암호 키, RFC 8018 하드웨어 엔진
Security IP
AES-128/256 암호화
암·복호화 겸용 엔진 — DMA 스트리밍 지원
Processor IP
RV32IMAC RISC-V 코어
국산 32-bit RISC-V 소프트 프로세서
DSP IP
ADSP-2181 호환 DSP 코어
단종된 DSP를 원본 바이너리 그대로 대체
DSP IP
TMS320C54x 호환 DSP 코어
16-bit 고정소수점 DSP — 단일 사이클 MAC · Viterbi 가속