TMS320C54x 호환 DSP 코어

DSP IP

개요

TMS320C54x는 한 세대의 고정소수점 신호처리를 대표한 아키텍처이고, 통신·음성·제어 장비에는 지금도 그 코드가 그대로 돌아가고 있습니다. 이 코어는 해당 아키텍처와 명령어 수준에서 호환되므로, C54x 어셈블리와 그것으로 빌드한 코드를 다시 작성하지 않고 이어 쓸 수 있습니다.

데이터패스는 범용 제어가 아니라 신호처리를 위해 설계되었습니다. 프로그램 메모리 버스 1개와 16-bit 데이터 메모리 버스 3개를 분리해, MAC 연산이 두 오퍼랜드를 읽고 결과를 쓰는 동안 버스 경합이 없습니다. 40-bit 배럴 시프터와 독립 40-bit 누산기 2개를 갖춘 40-bit ALU 옆에 17x17 병렬 곱셈기와 전용 40-bit 가산기가 붙어 파이프라인 없이 단일 사이클 MAC을 수행하고, CSSU가 Viterbi의 add-compare-select를, 지수 인코더가 40-bit 누산기의 지수 계산을 각각 1사이클에 처리합니다.

어드레싱은 보조 레지스터 8개와 보조 레지스터 연산 유닛 2개를 갖춘 주소 생성기 2개가 담당하며, 순환 버퍼와 블록 반복을 지원합니다. 주소 공간은 프로그램·데이터·I/O 각 64K word로 총 192K x 16이고, PLL 클록 생성기 · TDM 시리얼 포트 · 버퍼드 시리얼 포트 · 8-bit 호스트 포트 인터페이스 · 타이머 · 인터럽트 컨트롤러 · 소프트웨어 wait-state 생성기를 온칩 주변장치로 제공합니다. VHDL RTL과 동작 모델·테스트벤치·FPGA 합성 세트를 갖추고 있으며, 핀아웃·메모리 맵·레지스터 맵·DC/AC 특성을 담은 ASIC 수준 사양서가 함께 있습니다.

사양서의 레퍼런스 구현은 0.35um 3.3V static CMOS 공정에서 20 ns 단일 사이클(50 MIPS), 144-pin TQFP 기준입니다. 최신 공정이나 FPGA에서는 동작 주파수가 달라지며 타깃에 맞춰 특성화합니다.