ADSP-2181 호환 DSP 코어

DSP IP

개요

방산 체계의 수명주기는 10년 단위인데, 그 안에 들어간 DSP는 훨씬 먼저 단종됩니다. 부품이 사라지면 보통은 새 DSP로 갈아타고 소스를 포팅한 뒤 알고리즘을 처음부터 다시 검증해야 합니다. 이 코어는 그 경로를 통째로 건너뜁니다 — 정식 24-bit ADSP-21xx 명령어 인코딩을 구현했기 때문에 원본 툴체인이 만든 오브젝트 코드가 수정 없이 그대로 돌아갑니다.

사이클 정확도는 목표가 아니라 필수 요건으로 다루었습니다. 연산 유닛·상태 플래그·시퀀서·주소 생성기가 원본 타이밍을 재현하므로 샘플레이트에 민감한 신호처리·제어 루프가 동일하게 동작합니다. 인터럽트 진입 마스킹, 보조 레지스터 뱅크, 순환 버퍼, 40-bit MAC 누산기까지 모델링했고, SPORT·타이머·오토버퍼·BDMA·IDMA 등 주변장치를 함께 제공합니다.

검증은 회귀 테스트 스위트가 서로 독립된 3종 시뮬레이터에서 사이클 수까지 동일하게 통과하며, 합성 결과에 조합 루프와 최적화 제거 레지스터가 없습니다. 테스트에 사용한 어셈블러도 공개된 명령어 매뉴얼만 근거로 자체 작성했습니다. 순수 Verilog RTL이라 FPGA 시제부터 ASIC까지 같은 소스를 씁니다.